ARTEK Jitter Injector, Variable ISI

BER(Bit Error Rate) Test Method uses Real Data

PCIexpress, SATA, USB3.1, DisplayPort 등과 같은 최신 High-speed Serial Links의 BER(Bit Error Rate) 테스트는 특정 테스트 패턴을 사용합니다. 이러한 테스트 패턴은 특정 패턴제너레이터에서 규정된 양의 지터를 인가해서 루프백(Loopback) 모드로 설정된 리시버로 전송되며, 신뢰할 수 있는 BER 측정을 위해 1012 비트 이상의 데이터를 요구합니다. BER 측정은 측정 장비 투자 비용뿐 아니라 DUT 루프백 설정 및 정밀한 지터 켈리브레이션 등 매우 까다로운 테스트 조건을 만족해야 합니다. 특정 테스트 패턴을 사용하는 방식은 실제 DUT의 트래픽을 정확하게 재현할 수는 없습니다.

ARTEK RJI12G 및 CLE1000을 이용한 BER 측정은 테스트 패턴이 아닌 Real-World 데이터를 사용합니다. 트랜스미터와 리시버가 서로 링크되어 통신하는 상태에서 시스템에 지터를 인가하는 방식으로, 추가적인 패턴제너레이터 또는 BERT(Bit Error Rate Tester)가 필요 없고, 리시버 루프백 설정 및 클럭 동기화 등의 까다로운 테스트 조건을 배제합니다. 실험적으로 RJI12G/CLE1000 BER 테스트는 Real-World 트래픽을 이용해서 저비용의 장비 셋업으로 기존 BERT 장비를 이용한 측정과 동일한 결과를 얻을 수 있습니다.

artec-jitter

지터는 발생 원인에 따라 세분화됩니다. TJ(Total Jitter)는 DJ(Deterministic Jitter)와 Rj(Random Jitter)로 구분됩니다. 이 중 RJ는 일반적으로 써멀노이즈로 인해 발생합니다. DJ는 다시 BUJ(Bounded Uncorrelated Jitter), DDJ(Data Dependent Jitter) 및 PJ(Periodic Jitter)로 구분됩니다. BUJ는 커플링 및 크로스톡에 의해 발생되고, Pj는 데이터 에지의 주기적인 변동으로 주로 스위칭 파워서플라이에 의해 발생합니다. DDJ는 DCD(Duty Cycle Distortion)과 ISI(Inter Symbol Interference)로 구분되며 데이터 패턴의 조합에 의해 발생합니다. 이러한 모든 지터 현상이 BER 측정에 고려되어야 합니다.

PCIexpress, SATA 및 USB3.1과 같은 고속 시리얼 데이터 통신은 수신된 데이터 스트림에서 클럭을 복구하기 위해 CDR(Clock Data Recovery) 회로를 사용합니다. 리시버는 지터가 포함된 수신 데이터 스트림에서 정밀한 클럭을 복구해야하고, 만일 수신 데이터 스트림에 과도한 지터가 있다면 시스템은 정상 동작하지 않습니다. 비트 에러를 방지하기 위해서는 복구된 클럭은 데이터 스트림과 일정한 위상 상관관계를 가져야 합니다.

artec-synciolink

SATA Gen3 Test Example

ARTEK RJI12G Jitter Injector는 SATA Device와 SATA Host 사이에 인가됩니다. Phase-matched 케이블을 이용해서 SATA Device와 RJI12G를 연결하고 테스트 패턴이 아닌 True Random 데이터를 이용합니다. ISI Jitter를 인가하기 위해 CLE1000-A2를 사용합니다.

먼저 Jitter Injector 출력 신호의 앰플리튜드를 켈리브레이션합니다. SATA MOI는 Lone-Bit 패턴을 이용하지만 실제 시스템에서는 Lone-bit 패턴을 출력할 수 없기 때문에 RJI12G는 아이다이어그램을 이용한 방법을 적용합니다. 아이다이어그램의 Eye-Height는 Lone-Bit 패턴의 앰플리튜드와 동일한 값을 같습니다. 또한 아이다이어그램 방식은 Rise/Fall Time 켈리브레이션에도 적용됩니다.

다음 절차는 Jitter 켈리브레이션입니다. True Random 신호를 이용하기 때문에 지터는 2nd order PLL 방식을 적용해서 측정합니다.

artec-rji12g artec-sata

RJI12G/CLE1000을 이용한 셋업은 리시버 특성 테스트에 합리적이고 효율적으로 적용됩니다. 이 방법은 까다로운 리시버 루프백 절차를 생략하고, 테스트 패턴이 아닌 True-Random 데이터 스트림을 이용해서 시스템 신뢰성을 높일 수 있습니다.

High Speed Serial Data Transfer - PHY Compliance Test - Tool & Equipment and More

Random & Sinusoidal JITTER Injector
ISI Injector
Cable Emulator
TDR (Time Domain Reflectometry)

For

PCI Express ver 3.0
SuperSpeed USB ver 3.0
SATA ver 3.0
HDMI ver 1.4
DisplayPort 1.0a

World Wide Distributor's Website : http://www.aceunitech.com/

 

 

tamlogoAuthorized Distributor for artek

 

 

Product

 

Variable ISI Channel - CLE1000 series Variable ISI Channel(CLE1000 & CLE1040 series)[제품 보러가기]
Features
  • Continuously Variable
  • Passive & DC Coupled
  • Repeatable & Stable

 

 

Random & Sinusoidal Jitter Injector - RJI12G series In-Line Rj & Sj Jitter Injector(RJI12G series)[제품 보러가기]
Features
  • Data Rate up to 12.5Gbps NRZ
  • 440ps max Random & Sinusoidal Jitter
  • 2x Individual Bandwidth Gaussian Random Jitter up to 10ps-rms
  • 2x Individual Programmable Sinusoidal Jitter up to 400MHz / 440ps
  • Duty Cycle Distortion Control up to +/- 8ps
  • De-emphasis Control up to 6.0 dB with 2 taps
  • Intra-Pair Skew Control up to +/- 120ps
  • Output Swing Level Control up to 2.5Vpp diff
  • Optional Burst signal router, BSR12G for SATA, SAS USB In-Line Setup

 

 

Variable Crosstalk Coupler - VXC4000 series Variable Crosstalk Coupler(VXC4000 series)[제품 보러가기]
Features
  • Linearly Variable (1,000 steps)
  • Passive & DC Coupled
  • Repeatable & Stable
  • Remote Controllable

 

 

Interposers / Cable Emulators - FXT series Interposers & Cable Emulator(FXT series)[제품 보러가기]
Features
  • Interposes Lane 0 - 3 for both direction / Lane 4-15 directly connected
  • High quality material and architecture for less loss by itself